Compute-Centric
Domänenspezifische, heterogene und rekonfigurierbare Architekturen
Wie Rechnen schnell und sparsam wird. Architekturen, die auf ihre Aufgabe zugeschnitten sind, Beschleuniger und ihr Zusammenspiel im Gesamtsystem, auf FPGAs und im eigenen Chip.
Themen
Hardwarebeschleuniger.
Rechenwerke, die eine Sache sehr gut können. Wir entwerfen Beschleuniger, die zu ihrer Aufgabe passen, von rekonfigurierbarer Logik bis zum eigenen Chip. Alles, was ein Universalprozessor mitschleppt, lassen wir weg.
Heterogene Systeme.
Ein Beschleuniger ist nur so gut wie sein Platz im Ganzen. Wir fügen CPUs, FPGAs und spezialisierte Kerne zu einem System zusammen, in dem Daten, Ablaufplanung und Sicherheit gemeinsam entworfen werden.
KI-Optimierung für Hardware.
Neuronale Netze werden umgeformt, bevor sie auf den Chip kommen: umkodiert, quantisiert, in der Struktur angepasst. Unser Computation Coding ist ein Beispiel. Modell und Hardware entstehen gemeinsam, damit Effizienz von beiden Seiten kommt.
Thema antippen für mehr
Ausgewählte Projekte
Geförderte Projekte, an denen die Gruppe arbeitet.
- Computation Coding DFG
Grundlagen des Computation Coding: lineare Abbildungen so umkodieren, dass neuronale Netze deutlich weniger Operationen brauchen.
- KERE BMFTR
Computation Coding und Tensor Trains verbinden – für kompakte, effiziente Inferenz.
- ELAINE B06 DFG
RRAM und Computation Coding für elektrisch aktive Implantate im Sonderforschungsbereich ELAINE.
- PICANT-BOS BMWK
Energieeffizientes Edge-Computing für den Behörden- und Katastrophenfunk.
- FERC-ID DAAD
Architekturen für die vorausschauende Wartung von Drohnenantrieben, mit internationalen Partnern.
Gruppenleitung
Mitarbeitende
-
Amir Hosein YazdanpanaWissenschaftlicher Mitarbeiter - Babak RooholahiWissenschaftlicher Mitarbeiter