InSy Rostock

Rechenwerke, die eine Sache sehr gut können. Wir entwerfen Beschleuniger, die zu ihrer Aufgabe passen, von rekonfigurierbarer Logik bis zum eigenen Chip. Alles, was ein Universalprozessor mitschleppt, lassen wir weg.

Ein Beschleuniger ist nur so gut wie sein Platz im Ganzen. Wir fügen CPUs, FPGAs und spezialisierte Kerne zu einem System zusammen, in dem Daten, Ablaufplanung und Sicherheit gemeinsam entworfen werden.

Neuronale Netze werden umgeformt, bevor sie auf den Chip kommen: umkodiert, quantisiert, in der Struktur angepasst. Unser Computation Coding ist ein Beispiel. Modell und Hardware entstehen gemeinsam, damit Effizienz von beiden Seiten kommt.

Bandbreite, Hierarchie und Datenlayout entscheiden, ob ein Prozessor rechnet oder wartet. Wir entwerfen Speicherpfade so, dass Daten parallel ankommen und Wege kurz bleiben, vom Puffer auf dem Chip bis zu High-Bandwidth Memory.

Nichtflüchtige Bauelemente wie memristives RRAM behalten ihren Zustand ohne Strom, speichern mehrere Bit pro Zelle und vertragen Strahlung. Wir machen daraus Architekturen und nehmen ihre Schwächen ernst: Streuung, Drift und Temperatur werden modelliert, nicht ignoriert.

Daten zu bewegen kostet mehr, als mit ihnen zu rechnen. Also holen wir die Berechnung dorthin, wo die Daten liegen: neben den Speicher, in seine Peripherie oder in die Zellen selbst. Ein Prinzip für jede Technologie, das zu memristiven Arrays besonders gut passt.

Ein System gibt es in Software, lange bevor es im Silizium existiert. Virtuelle Prototypen führen echte Software auf einer Architektur aus, die noch eine Idee ist, messen, was sie kosten würde, und machen Alternativen früh vergleichbar.

Wie schnell, wie viel Energie, wie genau? Wir bauen Modelle von Bauelementen, Schaltungen und Architekturen, die das verlässlich beantworten: analytisch, simuliert oder aus Messungen gelernt. So abstrakt wie möglich, so genau wie nötig.

Gute Architekturen sollen reproduzierbar sein, nicht einmal von Hand gebaut. Generatoren, Emulation auf FPGAs und eine wachsende Bibliothek wiederverwendbarer Bausteine machen aus Entwurfsentscheidungen Hardware, immer wieder.

Unsere Arbeit soll nützen: für Klima und Energie, Gesundheit, Teilhabe und Gerechtigkeit. Und für technischen Fortschritt, mit dem verantwortungsvoll umgegangen wird.

Wir entwickeln und nutzen Wissen und Technik nicht, um Menschen, der Gesellschaft, der Umwelt oder zivilen Lebensgrundlagen zu schaden. Unsere Forschung dient weder der Zerstörung noch der Eskalation von Konflikten.

Technische Systeme entwerfen wir so, dass sie mit Energie und Ressourcen sparsam umgehen. Energieeffiziente Rechnerarchitekturen sind unser direkter Beitrag dazu.

Herkunft, Alter, Geschlecht, Identität, Orientierung, Hintergrund, Sprache, Weltanschauung oder Lebensweg spielen für die Zugehörigkeit keine Rolle. Diskriminierung dulden wir nicht – ob offen, versteckt oder in Strukturen angelegt.

Ehrlich, sorgfältig und nachvollziehbar, nach den Leitlinien der DFG. Wir gehen offen mit Unsicherheit um, erkennen die Beiträge anderer fair an und nehmen Kritik genauso an, wie wir sie äußern.

Wo immer möglich, veröffentlichen wir nicht nur Paper, sondern Artefakte, die andere nachvollziehen und weiterverwenden können – Code, Modelle und Hardwarebeschreibungen.

Die Grundlagen: von Gattern und Flipflops bis zum ersten Prozessor. Für viele Studierende der erste Kontakt mit dem Lehrstuhl.

Hardware beschreiben, simulieren und synthetisieren – das Handwerk hinter jedem Beschleuniger.

Von der Hardwarebeschreibung zum fertigungsfähigen integrierten Schaltkreis.

Prozessor-Mikroarchitektur in der Tiefe – Pipelines, Speicherhierarchien und eigene Entwurfsprojekte.

Wie neuronale Netze effizient auf Hardware laufen: Beschleuniger, Datenflüsse, Quantisierung und die Grenzen, die der Speicher setzt.

Die Themen kommen aus den drei Forschungsgruppen. Ein Thema lässt sich für begrenzte Zeit reservieren, während es gemeinsam mit der Betreuung genauer gefasst wird.